Функциональная верификация VHDL-описаний синхронных цифровых устройств

Автор	Бибило П.Н., Авдеев Н.А., Романов В.И.
Год	2020
Издательство	URSS
ISBN	978-5-9710-7228-7

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов.

Электромеханические реле Hongfa – надежность и качество 19 января 2023

Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании.

Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Бибило П.Н., Авдеев Н.А., Романов В.И. - Функциональная верификация VHDL-описаний синхронных цифровых устройств

	VHDL. Эффективное использование при проектировании цифровых систем П. Н. Бибило, Н. А. Авдеев
	Микроэлектронные схемы цифровых устройств И. Букреев, В. Горячев, Б. Мансуров
	Схемотехника аналоговых и аналого-цифровых электронных устройств, 2-е издание Г. И. Волович
	Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии Мартин Грэхэм, Говард Джонсон
	Схемотехника аналоговых и аналогово-цифровых устройств. Четвертое издание Волович Г.И.